<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> vivado

創(chuàng )建ZYNQ處理器設計和Logic Analyzer的使用

  • 創(chuàng )建ZYNQ處理器設計和Logic Analyzer的使用-我們的目的是創(chuàng )建一個(gè)Zynq Soc處理器設計,并用Logic Analyzer來(lái)調試我們感興趣的信號。
  • 關(guān)鍵字: ZYNQ  LogicAnalyzer  Vivado  

Board從入門(mén)到精通系列(七)

  • Board從入門(mén)到精通系列(七)-本文將給出通過(guò)Vivado IDE開(kāi)發(fā)Zynq平臺上PS裸機應用程序的流程。讀者將看到Vivado開(kāi)發(fā)更高效、快捷。
  • 關(guān)鍵字: MP3  Board  Vivado  

使用VIVADO對7系列FPGA的高效設計心得

  • 使用VIVADO對7系列FPGA的高效設計心得-隨著(zhù)xilinx公司進(jìn)入20nm工藝,以堆疊的方式在可編程領(lǐng)域一路高歌猛進(jìn),與其配套的EDA工具——新一代高端FPGA設計軟件VIVADO也備受關(guān)注和飽受爭議。
  • 關(guān)鍵字: FPGA  VIVADO  賽靈思  

Board從入門(mén)到精通系列(六)

  • Board從入門(mén)到精通系列(六)-由于更新了開(kāi)發(fā)工具,所以本篇博客有必要重復前面的內容,今天首先演示如何利用Vivado開(kāi)發(fā)純邏輯工程,即只在PL上進(jìn)行開(kāi)發(fā)。
  • 關(guān)鍵字: FPGA  Vivado  OpenRISC  

Xilinx 廣泛部署動(dòng)態(tài)重配置技術(shù)

  •   All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc.)宣布,在今天發(fā)布的Vivado? Design Suite HLx 2017.1版中廣泛納入部分重配置技術(shù),為有線(xiàn)和無(wú)線(xiàn)網(wǎng)絡(luò )、測試測量、航空航天與軍用、汽車(chē)以及數據中心等豐富應用,提供動(dòng)態(tài)的現場(chǎng)升級優(yōu)勢和更高的系統集成度?! ?dòng)態(tài)現場(chǎng)升級  利用賽靈思部分重配置技術(shù),設計人員能夠即時(shí)變更器件的功能,無(wú)需全部重配置或重建鏈接,從而大幅提高了All&nb
  • 關(guān)鍵字: Xilinx  Vivado  

Xilinx 開(kāi)源TCL庫正式發(fā)布

  • 用于共享工具命令語(yǔ)言腳本的開(kāi)源庫已發(fā)布在GitHub.com上。在過(guò)去五年里,賽靈思把戰略重點(diǎn)放在設計方法和工具上,通過(guò)提供業(yè)界最先進(jìn)、最全面的開(kāi)發(fā)環(huán)境,解決生產(chǎn)力問(wèn)題,加快設計周期,促使產(chǎn)品更快上市。即便新一
  • 關(guān)鍵字: TCL    Vivado    UltraFast  

FPGA 101:用Vivado HLS為軟件提速

  • 在編寫(xiě)軟件時(shí),您有沒(méi)有遇到過(guò)無(wú)論怎么努力編碼,軟件都不能按您期望的速度運行?我遇到過(guò)。您有沒(méi)有想過(guò),“有沒(méi)有什么簡(jiǎn)單而且成本不高的方法可將一些代碼輸入多個(gè)定制處理器或定制硬件?”畢竟,您的應用
  • 關(guān)鍵字: FPGA    Vivado  

Vivado設計套件提升設計生產(chǎn)力的九大優(yōu)勢

  • 您的開(kāi)發(fā)團隊是否需要在極短的時(shí)間內打造出既復雜又富有競爭力的新一代系統?賽靈思All Programmable器件可助您一臂之力,它相對傳統可編程邏輯和I/O,新增了軟件可編程ARM處理系統、可編程模擬混合信號(AMS)子系統
  • 關(guān)鍵字: Vivado    設計套件    SoC  

用Vivado IPI和賽靈思IP實(shí)現更快速的設計輸入

  • 本文將介紹如何優(yōu)化賽靈思內核以便在CPRI遠程無(wú)線(xiàn)電頭端設計中使用Vivado IPI。新型基于FPGA的設計使用IP核的數量和種類(lèi)日趨繁多。Vivadoreg;設計套件中的IP集成器 (IPI) 工具和賽靈思通信IP讓設計人員能夠更加輕松
  • 關(guān)鍵字: Vivado  

嘗試通過(guò)算法重構和Vivado HLS生成高效的處理流水線(xiàn)

  • 通過(guò)用于重構高級算法描述的簡(jiǎn)單流程,就可以利用高層次綜合功能生成更高效的處理流水線(xiàn)。如果您正在努力開(kāi)發(fā)計算內核,而且采用常規內存訪(fǎng)問(wèn)模式,并且循環(huán)迭代間的并行性比較容易提取,這時(shí),Vivado設計套件高層次
  • 關(guān)鍵字: 算法重構  Vivado  賽靈思  

揭開(kāi)未擴展時(shí)鐘的秘密

  • 時(shí)鐘擴展對使用賽靈思Vivado設計套件的工程師來(lái)說(shuō)是一個(gè)很大的挑戰,但不是一個(gè)不可逾越的障礙。隨著(zhù)越來(lái)越多的賽靈思用戶(hù)開(kāi)始使用Vivadoreg;設計套件,部分用戶(hù)對未擴展時(shí)鐘表示困惑。那么什么是未擴展時(shí)鐘呢?他們
  • 關(guān)鍵字: 時(shí)鐘擴展    Vivado  

Vivado IPI 為 Aurora 設計開(kāi)放 FPGA 共享資源

  •   賽靈思的 IP Integrator 工具可幫助您改善設計輸入生產(chǎn)力和多核 Aurora 設計的資源優(yōu)化?! ∽髡撸骸  Krishna Deepak  賽靈思高級設計工程師  kde@xilinx.com  Dinesh Kumar  賽靈思高級工程經(jīng)理  dineshk@xilinx.com  Jayaram PVSS  賽靈思高級工程經(jīng)理  jayaram@xilinx.com  Ketan M
  • 關(guān)鍵字: Vivado  Aurora  

Xilinx 宣布Vivado設計套件開(kāi)始支持16nm UltraScale+產(chǎn)品早期試用

  •   All Programmable 技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX))今天宣布,Vivado®設計套件開(kāi)始支持包括Zynq® UltraScale+和Kintex® UltraScale+器件在內的16nm UltraScale™+產(chǎn)品組合的早期試用。該Vivado早期試用版工具已與UltraScale+ ASIC級可編程邏輯進(jìn)行了協(xié)同優(yōu)化,能夠充分發(fā)揮量產(chǎn)級UltraScale+器件的優(yōu)勢,進(jìn)而利用整個(gè)目錄中的
  • 關(guān)鍵字: Xilinx  Vivado  

Vivado HLS推動(dòng)協(xié)議處理系統蓬勃發(fā)展(上)

  •   1 提高抽象層次   Vivado HLS能提高系統設計的抽象層次,為設計人員帶來(lái)切實(shí)的幫助。Vivado HLS通過(guò)下面兩種方法提高抽象層次:   ● 使用C/C++作為編程語(yǔ)言,充分利用該語(yǔ)言中提供的高級結構;   ● 提供更多數據原語(yǔ),便于設計人員使用基礎硬件構建塊(位向量、隊列等)。   與使用RTL相比,這兩大特性有助于設計人員使用Vivado HLS更輕松地解決常見(jiàn)的協(xié)議系統設計難題。最終簡(jiǎn)化系統匯編,簡(jiǎn)化FIFO和存儲器訪(fǎng)問(wèn),實(shí)現控制流程的抽象。HLS的另一大優(yōu)勢是便于架構研究和
  • 關(guān)鍵字: Vivado  FIFO  存儲器  RAM  C/C++  

Vivado HLS推動(dòng)協(xié)議處理系統蓬勃發(fā)展(下)

  •   接上篇   4 設置簡(jiǎn)單系統   協(xié)議處理一般情況下屬于狀態(tài)事務(wù)。必須先順序讀取在多個(gè)時(shí)鐘周期內進(jìn)入總線(xiàn)的數據包字,然后根據數據包的某些字段決定進(jìn)一步操作。通常應對這種處理的方法是使用狀態(tài)機,對數據包進(jìn)行迭代運算,完成必要的處理。例3是一種簡(jiǎn)單的狀態(tài)機,用于根據上一級的輸入丟棄或轉發(fā)數據包。該函數接收三個(gè)參數:一個(gè)是通過(guò)“inData”流接收到的輸入分組數據;一個(gè)是通過(guò)“validBuffer”流顯示數據包是否有效的1位旗標;第三個(gè)是稱(chēng)為&ldquo
  • 關(guān)鍵字: Vivado  FIFO  存儲器  RAM  C/C++  
共33條 1/3 1 2 3 »
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>